Как проверить ёмкость конденсатора осциллографом

Как проверить ёмкость конденсатора осциллографом

Как проверить электролитические конденсаторы без выпайки из платы? Ходят слухи, что можно проверить конденсаторы с помощью осциллографа. Попытался это сделать и я, снял видео с проверкой конденсаторов разной емкости, без выпайки из платы, и результаты очень не однозначные. Схема синхронизации включает в себя входной каскад, компаратор, схему установки уровня синхронизации и схему выбора полярности синхронизации. В схему установки уровня синхронизации входят два пиковых детектора, собранных на диодах Д7, Д8, полевых транзисторах ТЗ, Т4, потенциометр 1 7 УРОВЕНЬ, переключатель BI-2 и согласующий каскад на транзисторе TI-2 и микросхеме МС1 2. Схема установки уровня синхронизации обеспечивает два режима работы синхронизации: автоматический и ручной» Выбор режима осуществляется переключателем BI-2. В автоматическом режиме синхронизации выходное напряжение с истоковых повторителей пиковых детекторов через резисторы RJ5 и 1$54 и согласующий каскад подается на один из входов компаратора МС2. В ручном режиме напряжение на этот вход подается со средней точки потенциометра Щ7. На второй вход компаратора подается сигнал синхронизации с входного каскада. Компаратор МС2 на своем выходе формирует напряжение прямоугольной формы, фронт и срез которого соответствует моментам времени, когда мгновенное значение сигнала синхронизации равно напряжению о выхода согласующего каскада. В автоматическом режиме синхронизации напряжение с согласующего каскада всегда будет находиться между пиковыми значениями сигнала синхронизации и на выходе компаратора МС2 всегда будут прямоугольные импульсы. В ручном режиме синхронизации напряжение с согласующего каскада может не находиться между пиковыми значениями сигнала синхронизации. В этом случае импульсы на выходе компаратора МС2 отсутствуют. Входной каскад собран на полевом транзисторе TI-I биполярном транзисторе Т2 и микросхеме MCI-I. Выбор режима внутренней или внешней синхронизации осуществляется переключателем BI-I. Диоды Д1-Д6 обеспечивают защиту входного каскада и последующих схем от перегрузок. Эмиттерный повторитель, собранный на транзисторе Т2, служит для улучшения передачи формы импульсных сигналов малой длительности.

Тракт горизонтального отклонения содержит схему синхронизации, схему формирования развертывающего напряжения, схему автоматического выбора длительности развертывающего напряжения и усилитель "X". Структурная схема тракта приведена в инструкции по эксплуатации. Схема синхронизации вырабатывает сигнал запуска для схемы формирования развертывающего линейно-нарастающего напряжения, синхронного с измеряемым сигналом.

Схема автоматического выбора длительности развертывающего напряжения обеспечивает выбор длительности развертки, при которой на экране ЭЛТ наблюдается от двух до семи периодов исследуемого сигнала или один импульс. Усилитель "X" обеспечивает усиление пилообразного напряжения до величины, необходимой для подачи на горизонтально-отклоняющие пластины ЭЛТ. В режиме индикации баланса на вход 3 MCI от аттенюатора поступает уровень логического нуля. При этом на вход 6 МС2 воздействует уровень логической единицы и тактовые импульсы, поступающие на вход 5 МС2, пройдя через элементы МС2/5-7, МС2Д-3 и MC2/8-I0, поступают на вход прямого счета реверсивного счетчика МС6, заставляя его считать циклически. Для баланса достаточно переключения лишь коэффициентов усиления усилителя вертикального отклонения, поэтому для предотвращения непрерывного переключения герконовых реле аттенюатора, реверсивный счетчик в режиме индикации баланса очитает по сокращенному циклу, определяемому числом 0III. Для этого выходной сигнал старшего разряда (вывод микросхемы МС6/7) дифференцирует с помощью цепочки С8, К8 и после инвертирования элементом MC2/I2-I4 производит сброс счетчика, воздействуя на его Е-вход. В режиме установки размера изображения на вход 3 микросхемы MCI от аттенюатора поступает уровень логической единицы. При этом на вход 6 микросхемы МС2 воздействует уровень логического нуля и на выходе 7 элемента МС2/5-7 независимо от сигнала на входе 5 этого элемента всегда имеет место логическая единица, которая разрешает прохождение сигналов с выхода 12 MCI через элемент MC2/8-I0 на вход инвертора MC2/I-3 Таким образом, в режиме установки размера изображения выходные сигналы "Больше" и "Меньше" дискриминатора амплитуды во время действия тактовых импульсов поступают на входы соответственно прямого и обратного счета реверсивного счетчика МС6, на установочный R-вход которого при этом воздействует логический ноль. В результате реверсивный счетчик МС6 изменяет свое состояние в соответствии с выходными сигналами дискриминатора амплитуды. Число, записанное в реверсивном счетчике, поступает на дешифратор.

Дешифратор выполнен на микросхемах МСЗ-2, МСЗ-3, MC7-MCI0, MCII-I, MCI2, MCI3. Микросхемы МСЗ-2 и МС7 содержат инверторы выходных сигналов реверсивного счетчика МС6. Часть дешифратора, выполненная на микросхемах МС8, MCI0, MC9/I-3, МСП/5-7, MCI2/8-I3, формирует сигналы, управляющие коэффициентом усиления усилителя вертикального отклонения, а часть, содержащая микросхемы 1ЛС9/1-Ю, ЫСП/8-Т4, MCI2/I-6 и MCI3 - сигналы, управляющие коэффициентами деления аттенюатора. Кроме того, выходные сигналы микросхем МС9Д-3, МС9Д2-14, MCI3/8-I3 служат одновременно для индикации установленного коэффициента усиления тракта вертикального отклонения и поступают в блок цифровых измерений. Элементы блока управления МСЗ-4 и MCI1-2 являются схемами запрета по максимуму и по минимуму коэффициента усиления. При состоянии 0000 реверсивного счетчика, соответствующем максимальному коэффициенту усиления в тракте вертикального отклонения, на выходе микросхема MCII-2 формируется уровень логического нуля, блокирующий элемент стробирования микросхему MCI/2, 7-10 и запрещающий обратный счет реверсивного счетчика. При состоянии IIII реверсивного счетчика, соответствующем минимальному коэффициенту усиления, на выходе 10 микросхемы МСЗ-4 такте формируется логический ноль, блокирующий элемент стробирования микросхему МС1Д, 6, 12, 13, 14, запрещающий прямой счет счетчика. Инвертированные элементом MC4/I-3, тактовые импульсы поступают на входы элементов стробирования MCI/9 и MCI/I3, открывая их на время действия тактовых импульсов и производя таким образом опрос триггеров памяти дискриминатора амплитуды.

Устройство управления усилением содержит генератор тактовых импульсов, блок управления, реверсивный счетчик и дешифратор, Генератор тактовых импульсов выполнен на микросхеме МС5 и транзисторе TI и формирует на выходе (KTI) импульсы с уровнем логического нуля длительностью 200 ns с периодом следования ?0ms , поступающие в блок управления. В блок управления входят микросхемы MCItMC2, MC3-I, МСЗ-4, МС4, MCII-2. Импульсы о выхода генератора тактовых импульсов МС5/3 поступают на вход (вывод 13) одновибратора, выполненного на конденсаторе С6, резисторе В7, микросхеме MC4/8-I3, на выходе которой (вывод 8) формируется импульс блокировки. Срез последнего дифференцируется цепочкой С5, Е6 и инвертируется микросхемой МС4/4-6, образуя импульс сброса триггеров памяти. Импульсы блокировки и сброса триггеров памяти через контакты разъема Ш1/2Б и Ш1/ЗВ поступают на дискриминатор амплитуды.